快易购关于集成电路设计流程详解

1.功能设计阶段
2.设计描述和行为级验证在能源供应设计完成后，soc可以根据功能划分为几个功能模块

文章插图
3.逻辑综合确定设计描述正确后，可以使用逻辑综合器进行综合
4.门级网表验证。门级功能验证是寄存器传输级验证
5.布局布线是指将设计好的功能模块合理地排列在芯片上，并规划它们的位置
分步阅读
【快易购关于集成电路设计流程详解】方法/步骤
一
功能设计阶段。设计师针对产品的应用场合，设定了功能、运行速度、接口规格、环境温度、功耗等一些规格，作为以后电路设计的依据。它可以进一步规划如何划分软件模块和硬件模块，哪些功能应该集成在soc中，哪些功能可以设计在电路板上。
二
在完成设计描述和行为级验证之后，可以根据功能将soc划分为多个功能模块，并确定用于实现这些功能的ip核。这一阶段将影响soc的内部架构、模块间交互的信号以及未来产品的可靠性。模块确定后，每个模块都可以用vhdl或verilog设计。然后，使用vhdl或verilog电路模拟器，通过功能仿真或行为仿真对设计进行验证。请注意，这种功能仿真没有考虑电路的实际延迟，但不能获得准确的结果。
三
逻辑综合确定设计描述正确后，可以使用逻辑综合器进行综合。在合成过程中，需要选择合适的逻辑单元库作为合成逻辑电路的参考。硬件语言设计描述文件的编写风格是决定综合工具执行效率的重要因素。事实上，综合工具支持的hdl语法是有限的，一些过于抽象的语法只适合作为系统评估的仿真模型，而不能被逻辑综合的综合工具所接受，以获得门级网表。
四
门级网表验证门级功能验证是寄存器传输级验证。主要任务是确认集成电路是否满足功能要求，一般通过使用门级验证工具来完成。注意，这一阶段的仿真需要考虑门电路的延迟。
五
布局布线是指将设计好的功能模块合理地排列在芯片上，并规划它们的位置。布线是指完成模块之间互连的布线。请注意，模块之间的连接通常很长，因此延迟会严重影响soc的性能，尤其是0.25微米以上的工艺，这一点更加明显。